

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-000913

(43)Date of publication of application : 05.01.1990

(51)Int.Cl.

G02F 1/133

G09G 3/20

G09G 3/36

(21)Application number : 01-054028

(71)Applicant : MATSUSHITA ELECTRIC IND CO
LTD

(22)Date of filing : 07.03.1989

(72)Inventor : NAGATA SEIICHI
KAWAMURA TETSUYA
TAKEDA YOSHIYA
MINAMINO YUTAKA

(30)Priority


Priority number : 63 58765 Priority date : 11.03.1988 Priority country : JP

(54) DRIVING METHOD FOR DISPLAY DEVICE

(57)Abstract:

PURPOSE: To improve the display picture quality and driving reliability and to reduce the driving electric power by applying a 1st modulating signal to 1st wiring connected to picture element electrodes through storage capacitors and a 2nd modulating signal to counter electrodes, and modulating the potential difference between the 1st wiring and counter electrodes.

CONSTITUTION: Each display element has a TFT (thin film transistor) 3 at an intersection of scanning signal wiring 1 and image signal wiring 2, and the TFT has a parasitic capacity 4 and further a liquid crystal capacitor 7 and a storage capacitor 8 as capacitors which are formed intentionally. Then, the 2nd modulating signal V_t is applied to the counter electrode of the liquid crystal



capacitor 7 and the 1st modulating signal V_e is applied to one electrode of the storage capacitor 8. Consequently, a capacitor coupling potential appearing at a picture element electrode (point A) through the various capacitors can be utilized effectively to compensate the dielectric anisotropy of liquid crystal and part of a DC component induced by a scanning signal through gate-drain capacity 4, the generation factors of a flicker, image memory property, etc., are removed to make a display of high quality, and the driving reliability of the display device is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑫ 公開特許公報(A) 平2-913

⑤ Int. Cl.⁵G 02 F 1/133
G 09 G 3/20
3/36

識別記号

5 5 0 D

庁内整理番号

8708-2H
6376-5C
8621-5C

⑬ 公開 平成2年(1990)1月5日

審査請求 未請求 請求項の数 11 (全12頁)

⑭ 発明の名称 表示装置の駆動方法

⑯ 特 願 平1-54028

⑰ 出 願 平1(1989)3月7日

優先権主張 ⑱ 昭63(1988)3月11日 ⑲ 日本(JP) ⑳ 特願 昭63-58765

⑳ 発 明 者	永 田 清 一	大阪府門真市大字門真1006番地	松下電器産業株式会社内
㉑ 発 明 者	河 村 哲 也	大阪府門真市大字門真1006番地	松下電器産業株式会社内
㉒ 発 明 者	武 田 悦 矢	大阪府門真市大字門真1006番地	松下電器産業株式会社内
㉓ 発 明 者	南 野 裕	大阪府門真市大字門真1006番地	松下電器産業株式会社内
㉔ 出 願 人	松下電器産業株式会社	大阪府門真市大字門真1006番地	
㉕ 代 理 人	弁理士 栗野 重孝	外 1 名	

明 細 書

1. 発明の名称

表示装置の駆動方法

2. 特許請求の範囲

(1) 容量を介して第1の配線に接続された画素電極をマトリックス状に有し、かつ前記画素電極には画像信号配線と走査信号配線に電気的に接続されたスイッチング素子が接続され、前記画素電極と対向電極の間に保持された表示材料を交流駆動する表示装置において、前記スイッチング素子のオン期間に画像信号電圧を画素電極に伝達し、前記スイッチング素子のオフ期間に前記第1の配線に第1の変調信号を印加するとともに前記対向電極にも第2の変調信号を印加することにより、前記対向電極と前記画素電極の電位を変化させ、前記電位の変化と前記画像信号電圧とを相互に重畳及び、または相殺させて前記表示材料に電圧を印加することを特徴とする表示装置の駆動方法。

(2) スwitchング素子がTFT(薄膜トランジスタ)であり、第1の変調信号、第2の変調信

号、走査信号の電位変化の振幅を各々 V_e 、 V_t 、 V_g と定義し、蓄積容量、ゲート・ドレイン間容量、ソース・ドレイン間容量を各々 C_s 、 C_{gd} 、 C_{sd} とすると、前記第1の変調信号と前記第2の変調信号の電位変化の振幅の関係が

$$V_e = (C_p V_t - C_{gd} V_g) / C_s$$

$$C_p = C_s + C_{gd} + C_{sd}$$

式で与えられることを特徴とする請求項1に記載の表示装置の駆動方法。

(3) スwitchング素子がTFTであり、第1の変調信号、第2の変調信号、走査信号の電位変化の振幅を各々 V_e 、 V_t 、 V_g と定義し、蓄積容量、ゲート・ドレイン間容量、ソース・ドレイン間容量を各々 C_s 、 C_{gd} 、 C_{sd} とすると、第1の変調信号と第2の変調信号の電位変化の振幅の関係が

$$V_e = C_p V_t / C_s$$

$$C_p = C_s + C_{gd} + C_{sd}$$

式で与えられることを特徴とする請求項1に記載の表示装置の駆動方法。

(4) スwitchング素子のオン期間中に第1の

変調信号の電位の一部を変化させることを特徴とする請求項1または請求項2に記載の表示装置の駆動方法。

(5) 第1と第2の変調信号が同一の振幅を有することを特徴とする請求項1に記載の表示装置の駆動方法。

(6) 第2の変調信号が、第1の変調信号(の発生源)より静電容量を通じて供給されることを特徴とする請求項1に記載の表示装置の駆動方法。

(7) 対向電極の電位が電氣的に浮遊の状態で保持されており、第2の変調信号が第1の変調信号より表示装置内部の静電容量結合を通じて供給されることを特徴とする請求項1に記載の表示装置の駆動方法。

(8) 対向電極の平均電位が特定の電位に保持されており、第2の変調信号が第1の変調信号より静電容量結合を通じて供給されることを特徴とする請求項1に記載の表示装置の駆動方法。

(9) 第1の配線が走査信号配線と共用される電氣的構成をなし、走査信号に重畳して第1の変

調信号を走査信号配線に印加することを特徴とする請求項1に記載の表示装置の駆動方法。

(10) 第1の配線が走査信号配線と共用される電氣的構成をなし、第1の変調信号の振幅と第2の変調信号の振幅が等しいことを特徴とする請求項9に記載の表示装置の駆動方法。

(11) 第1の変調信号の振幅が走査信号が印加された後の特定期間のみ、その他の期間に比べて異なることを特徴とする請求項9または10に記載の表示装置の駆動方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は薄膜トランジスタ(以下TFTと呼ぶ)等のスイッチング素子と画素電極とをマトリックス状に有するアクティブマトリックスを用いて、液晶などの(誘電率に異方性を有する)表示材料を交流駆動して画像表示をおこなう表示装置の駆動方法に関し、①駆動電力の低減、②表示画質の改善、③駆動信頼性の向上を目的とするものである。

従来の技術

アクティブマトリックス液晶表示装置による表示画質は近年きわめて改善され、CRTのそれに匹敵すると言われるまでに達している。しかしながら、第1に画質の面では、フリッカー・画面上下方向の輝度変化即ち輝度傾斜・固定画像を表示した直後に前記固定画像のイメージが焼き付いたように残存する画像メモリー現象・階調表示性能等は未だCRTに比べると遜色がないとは言えない。また、表示装置内部の各種の寄生容量を通じて、不可避免的に同装置内部に発生する直流(DC)電圧やクロストークの悪影響の課題を根本的に解決する技術は未だ報告されていない。

フリッカーの改善策としては以下の特許が公知である。即ち、表示画面のフィールド毎に信号電圧の極性を反転するものとしては、特開昭60-151615号公報、同61-256325号公報、同61-275823号公報等がある。また表示画面の1走査線毎に信号電圧の極性を反転するものとしては、特開昭60-3698号公報、

同60-156095号公報、同61-275822号公報等がある。また、フィールド反転をしながら且つ走査線毎の反転を行なうものに特開昭61-275824号公報がある。しかしこれらの方法は、以下に述べる液晶等表示材料の誘電異方性や表示装置内部の寄生容量等により不可避免的に発生するDC電圧の補償がされておらず、基本的に(表示絵素毎に)フリッカーを減少させるのではなく、総合して見かけ上のフリッカーを減少させたものである。

また特殊なアクティブマトリックス構成例に於て、クロストークを減少させるものとして、K. オキ(Okie)他: ユーロ ディスプレイ(Euro Display) '87 P55 (1987)が公知である。本例では走査信号を印加する前に走査信号配線に(走査信号以外に)参照信号を付加する事により、画像信号振幅を減少させ、もってクロストークを減少させるものである。他のクロストーク対策として、W. E. ハワード(Howard)他: I.D.R.C (インターナショナルディスプレイ

イリファ コンファレンス (International Display Research Conference)) '88 P230 (1988)が公知である。この方法は画像信号を供給した後、クロストーク電圧分を補償するものである。これらには後述の液晶の誘電異方性によるDC電圧を補償する考慮は待たされてはいない。

表示画像の輝度傾斜・階調表示性能の向上を直接の発明目的とするものは本発明者らの調査範囲では発見されていない。

次に、液晶の誘電異方性により表示装置内に不可避免的に発生するDC電圧を補償し、基本的にフリッカーを減少させ、且つ駆動信頼性を向上させることを意図した公知文献として、以下の2件がある。第1は、T. ヤナギサワ (Yanagisawa) 他: ジャパン ディスプレイ (JAPAN DISPLAY) '88 P192 (1988)である。本先例は、画像信号電圧 (V_{sig}) の振幅中心電圧 (V_c) に対して正側と負側の振幅を変えることにより、このDC電圧を補償するものである。第2の先例は、K. スズキ (Suzuki): ユーロ ディスプレイ (Euro Display) '87 P107 (1987)である。本例では、走査信号の後に正の付加信号 (V_e) を印加して補償しようとするものである。

第3に、TFTのゲート・ドレイン間の寄生容量 C_{gd} を通じて走査信号が表示電極電位に影響を及ぼし、画像信号配線の平均的電位と表示電極の平均的電位との間に直流電位差を発生する。液晶を交流駆動するに際し、表示電極と対向電極間の平均的DC電位差を零とするよう表示装置の各部電位を設定すると、前記直流電位差は画像信号配線と対向電極間に不可避免的に現われる。この直流電位差は画像メモリー等の重大な表示欠陥を誘起する。しかし、この直流電位差を根本的に零とするよう補償する方法は未だ報告されていない。

第4に、液晶表示装置は駆動電力が小さいのが特徴であるにもかかわらず、液晶画像表示装置では、アナログ信号を取り扱い且つその信号出力回路数が膨大であるため、駆動回路での消費電力が

大きく(数百mW)なっている。このことは排他型装置として乾電池電源等で動作させるには適当でないほどの消費電力である。従って、より低消費電力の駆動法開発が要望される。

発明が解決しようとする課題

本発明は上記した課題、即ち、表示画質・駆動信頼性の改善、更に表示装置駆動電力の低減化を計るものである。

課題を解決するための手段

容量を介して第1の配線に接続された画素電極をマトリックス状に有し、かつ前記画素電極には画像信号配線と走査信号配線に電気的に接続されたスイッチング素子が接続され、前記画素電極と対向電極の間に挟まれた表示材料を交流駆動する表示装置において、前記スイッチング素子のオン期間画像信号電圧を画素電極に伝達し、前記スイッチング素子のオフ期間に前記第1の配線に第1の変調信号を印加するとともに前記対向電極にも第2の変調信号を印加することにより、前記対向電極と前記画素電極の電位を変化させ、前記電位

の変化と前記画像信号電圧とを相互に重畳及び、または相殺させて前記表示材料に電圧を印加する。

作用

上記の構成によれば、蓄積容量を介して画素電極に接続された第1の配線に第1の変調信号を、対向電極には第2の変調信号を印加し、第1の配線と対向電極間の電位差を変調することにより、関連する容量を通じて画素電極に現われる容量結合電位を有効利用することができる。それにより、液晶の誘電異方性、及び走査信号がゲート・ドレイン間容量を介して誘起する直流成分の少なくとも一部分を補償し、フリッカー・画像メモリー等の発生要因を除去し、高品質の表示を可能とし、表示装置の駆動信頼性を高めることができる。更に、液晶駆動電圧の一部をこの容量結合電位から供給し、もって画像信号ドライバーの出力振幅を減少させ、駆動電力の低減することができる。

実施例

以下に本発明の理論的背景を述べる。

第1図に、TFTアクティブマトリックス駆動

LCDの表示要素の電気的等価回路を示す。各表示要素は走査信号配線1、画像信号配線2の交点にTFT3を有する。TFTには寄生容量として、ゲート・ドレイン間容量 C_{gd4} 、ソース・ドレイン間容量 C_{sd5} 及びゲート・ソース間容量 C_{gs6} がある。更に意図的に形成された容量として、液晶容量 C_{lc7} 、蓄積容量 C_s8 がある。

これらの各要素電極には外部から駆動電圧として、走査信号配線1には走査信号 V_g を、画像信号配線2には画像信号電圧 V_{sig} を、液晶容量 C_{lc} の対向電極には第2の変調信号 V_t を、蓄積容量 C_s の一方の電極には第1の変調信号 V_e を印加する。上記した寄生ないし意図的に設置した各種の容量を通じて駆動電圧の影響が画素電極(第1図A点)に現われる。

関連する電圧の変化成分として定義した第2図(a)～(d)に示す V_g ・ V_e ・ V_t 及び V_{sig} を第1図の各点に各々印加すると、容量結合による画素電極の電位変化 ΔV^* は、下記の一般式(1)で表わされる(但し、TFTをオンする事による、

画像信号配線からの電導によるA点の電位変化成分を除く)。

$$\Delta V^* = - (C_{gd}V_g + C_sV_e + C_{sd}V_{sig} + C_{lc}V_t) / C_t \quad \dots\dots (1)$$

$$C_t = C_s + C_{gd} + C_{sd} + C_{lc} = C_p + C_{lc}$$

ここに、式(1)の第1項は走査信号 V_g がTFTの寄生容量 C_{gd} を通じて画素電極に誘起する電位変化である。第2項は第1の変調電圧の効果を表わす。第3項は画像信号電圧が寄生容量を通じて画素電極に誘起する電位変化を示す。第4項は第2の変調信号の効果を示す。第4項の C_{lc} は、信号電圧(V_{sig})の大小により液晶の配向状態が変化するに連れて、その誘電異方性の影響を受けて変化する液晶の容量である。従って、 C_{lc} 及び ΔV^* は液晶容量の大($C_{lc}(h)$)小($C_{lc}(l)$)により変化する。(C_{gs}はゲート・信号電極間の容量であるが走査信号配線、画像信号配線共に低インピーダンス電源で駆動されていること、及びこの結合は直接表示電極電位に影響しない為無視する)。

液晶の配向状態による容量変化の影響をなくする条件として、液晶容量の大($C_{lc}(h)$)、小($C_{lc}(l)$)に各々対応した2つの(1)式より

$$\Delta V(l) - \Delta V(h) = 0 \quad \dots\dots (2)$$

従って

$$C_{gd}V_g + C_sV_e + C_{sd}V_{sig} = C_pV_t \quad \dots\dots (3)$$

が導出される。

注意すべき第1の点は(3)式に C_{lc} が現われないことである。即ち、(3)式が満たされる条件で駆動すれば液晶の誘電異方性の影響は消失し、 C_{lc} に起因するDC電圧は表示装置内部に発生しないことである。又、同時に(3)式を満たした駆動条件では、走査信号 V_g が寄生容量 C_{gd} を通じて、画像信号配線と表示電極間に誘起するDC電位をも相殺し等とすることが出来る。

式(3)はまた次のように書き換えられる。

$$V_e = \{C_pV_t - C_{gd}V_g - C_{sd}V_{sig}\} / C_s \quad \dots\dots (4)$$

(4)を(1.)に代入すると

$$\Delta V^* = \Delta V(l) = \Delta V(h) = V_t \quad \dots\dots (5)$$

注意すべき第2の点は、式(5)の意味である。即ち、画素電極に誘起される電位 ΔV^* は、常に第2の変調信号 V_t の振幅に等しい。従って、TFTが導通状態の間に画素電極と対向電極間に与えられた信号電圧は、変調信号により擾乱を受けることなく保持される。又このことは液晶容量に無関係である。こうして正負両極性の電圧が等しく液晶に印加されフリッカーは本質的に減少する。(後述の第4図参照)

更に注意すべき第3の点は、条件式(4)が表示装置側で任意設定可能な2個の電圧パラメータ V_t と V_e を有することである。この為、 V_e ・ V_t を(4)式に合わせて制御すれば、画素電極に現われる電位変動 ΔV^* を任意の大きさに設定できる。一方、 V_g は駆動条件により定まる半固定常数であるが、その影響は V_e ・ V_t により補正する事ができる。他方、 V_{sig} は表示データそのものであり最大値と最小値の間を任意に変化する。従って $C_{sd}V_{sig}$ の大きさによっては条件式(4)を正確に常時成り立たすことは、実際の装置では不可能であ

る。しかしながら、条件式(4)からのカイ離を最小として表示装置を駆動するには、 $C_{sd}V_{sig}$ を小さくすれば良い。 C_{sd} は装置定数である。 $C_{sd}V_{sig}$ を小さくするには、 $V_t \cdot V_e$ の効果を最大限に利用して、 V_{sig} を小さくすればよい。(このように任意設定可能な電圧パラメータが V_e と V_t 合わせて2個あることが重要点である。)

更に、 V_{sig} を小さくすることはアナログ信号を制御する画像信号駆動回路の出力振幅を小さくし、振幅の自乗に比例して同回路の消費電力を減少させる。カラー表示の場合には同様にアナログ信号を取り扱うクロマICの省電力にも結びつく。一方、 $V_e \cdot V_t$ はディジタル信号であり、当該ICはオン/オフ制御される。従って、第1・第2の変調信号 $V_e \cdot V_t$ を印加しても相補型MOSICで構成した駆動系全般としては省電力化に結びつく。

後述の実施例の装置に用いた上記容量・電圧パラメータの概略値を掲げる。

$$C_s = 0.68 \text{ pF}, \quad C_{lc}(h) = 0.226 \text{ pF}, \quad C_{lc}(l) = 0.130 \text{ pF},$$

更に遅れ時間 τ_d 後、 $T = T_3$ に於て $V_e \cdot V_t$ が正方向に変化すると、この影響が図のように電位 V_a の正方向変位として現われる。その後、 $T = T_4$ で V_{sig} が、 $V_s(h)$ から $V_s(l)$ に変化すると同時にA点の電位変動が現われる。この容量結合成分を合わせて図では ΔV^* として示す。

その後フィールドで走査信号が入力された場合には、TFTはA点を V_{sig} の低レベル $V_s(l)$ まで充電する。TFTがオフとなると、上記と同様に容量結合電位 ΔV^* が現われる。上記のようにTFTがオンする時、 V_{sig} が高レベル、 $V_e \cdot V_t$ が低レベルにあるか、あるいはその逆に V_{sig} が低レベル、 $V_e \cdot V_t$ が高レベルにあり、TFTがオフ後 $V_e \cdot V_t$ が変動する場合には、画像信号振幅 V_{sigpp} に対し、液晶への実効印加電圧 V_{eff} は図示のようにほぼ $V_{sigpp} + 2\Delta V^*$ となり、両者は相互に重畳し合う。換言すると、画像信号出力ICの出力振幅を $2\Delta V^*$ だけ減少させることができる。(以下、 $V_e \cdot V_t$ と V_{sig} が上記の位相関係にある場合を逆相という)

$$C_{gd} = 0.028 \text{ pF}, \quad C_{sd} = 0.001 \text{ pF},$$

$$V_g = 25 \text{ V}, \quad V_e = -3 \sim +4 \text{ V}, \quad V_t = \pm 3.5 \text{ V},$$

$$V_{sig} = \pm 2.0 \text{ V}.$$

上記パラメータを考慮すると式(4)の第3項は実質的に無視することができ

$$V_e = \{C_p V_t - C_{gd} V_g\} / C_s \quad \dots (4a)$$

となる。

更に、後述する走査信号の電位変化 V_g の影響がない場合には式(4a)は

$$V_e = C_p V_t / C_s \quad \dots (4b)$$

となる。

第2図(e)・(f)は第1図の表示要素の各電極に駆動信号 $V_g \cdot V_{sig}$ 、変調信号 $V_e \cdot V_t$ が入力された場合の画素電極(第1図A点)の電位変化を示す。例えば奇フィールドで V_{sig} が(d)図の実線のように $V_s(h)$ にあるとき、 $T = T_1$ で走査信号 V_g が入ると、TFTは導通しA点の電位 V_a を $V_s(h)$ と等しくなるまで充電する。次に $T = T_2$ で走査信号が消えると、この V_g の変化は C_{gd} を通じてA点では ΔV_g の電位変動として現われる。

一方、変調信号 $V_e \cdot V_t$ に対し、 V_{sig} が(d)図点線のような位相関係にあるとき(以下、同相という)、A点の実効印加電圧はほぼ $2\Delta V^* - V_{sigpp}$ となり、 ΔV^* と V_{sig} は相互にその一部を相殺しあう。

第3図は液晶の印加電圧対透過光強度の関係を示すとともに、 ΔV^* および V_{sig} により透過光を制御する電圧範囲の例を示す。液晶の透過光が変化する電圧範囲は V_{th} から V_{max} までである。 ΔV^* による印加電圧を V_{CT} に設定し、信号電圧の振幅と位相を制御すれば、必要最大信号振幅電圧は V_{sigpp} を $(V_{max} - V_{th})$ に減少させることができる。

第2図では第1・第2の変調信号の正方向と負方向の振幅が同一の場合を示した。この場合、走査信号電圧が寄生容量との結合を通じて画素電極の平均電位と画像信号記録の平均電位間に直流電位差を誘起する効果を補償することは出来ない。しかし、前記した本発明の目的の一つである画像信号振幅を減少させる効果を有しているのは上述

の通りである。

第4図に、第2図の波形を更に改良した駆動法を示す。基本的相違点は少なくとも一方の変調信号の正方向と負方向の振幅を変化させている点である。即ち、第4(b)図点線丸内に示すように $T = T1'$ に於て (TFT がオンしている期間内、または当該 TFT がオフする以前) V_e を一旦変化させ、 V_g による走査が完了後 (TFT がオフとなった後)、 $T = T3'$ に於て、負方向への振幅が減少した第1の変調信号を印加する。(式(4)に合わせて、第1又は第2の変調信号の一方又は他方あるいは両方の振幅を変化させることも可能である。)

前述した本発明者らの TFT 設計条件のように、電位変化 $C_{sd} V_{slg}$ が小さい場合には式(4)の第3項を無視して式(4a)となる。第5図に式(4a)、(4b)に於ける第1変調信号 V_e と第2変調信号 V_t の関係を示す。〔この条件では、 $V_t = \Delta V^*$ となることに注意〕

今、第3図のように ΔV^* による変調電位の効果

一方、第4図では画素電極電位の変動範囲は画像信号振幅の範囲に対して上下対称となっている。これは $T = T3$ に於ける正方向への変調信号と、 $T = T3'$ に於ける負方向への変調信号の振幅を変化させ、 $T = T2$ 、 $T = T2'$ で V_g が寄生容量 C_{gd} を通じて誘起した画素電極の電位変化を補償したことによる。こうして画素電極の平均電位と画像信号配線の平均電位とを等しくすることができる。即ち、両者間の直流成分も零となり、補償されたことになる。このように駆動すると、後述のように画像メモリー現象はきわめて軽微となる。

第4図の場合は、前述した本発明の目的の全てを満足する。

以下実施例をもとに本発明を説明する。

実施例1

第6図に本発明の第1の実施例の装置の回路図を示す。11は走査駆動回路、12は映像信号駆動回路、13は第1の変調回路、14は第2の変調回路である。15a、15b、...15zは走査信号配線、16a、16b、...16zは画像信号配線、

として3.4Vを必要とする場合、第2の変調信号の振幅 V_t は正方向・負方向とも3.4Vに設定する(式(5)参照)。次に第1の変調信号を設定する場合、第5図の式(4a)の直線より、 $T = T3$ に於ける V_e の負から正方向への振幅は4.58V、 $T = T3'$ に於ける正から負方向への振幅は2.50Vに設定すればよい。両者の電圧差2.08Vを第4図では TFT のオン期間中に V_e の電圧変動として与えている。

上記変調信号の正方向と負方向の振幅を変化させる効果は、第2図・第4図の画素電極の電位 V_a を示す模式図(e)・(f)を比較すると明白となる。即ち、第2図では画素電極電位の振幅の範囲は画像信号振幅の範囲に対し上下非対称となっている。これは $T = T2$ 及び $T = T2'$ に於て V_g の負方向への変動が寄生容量 C_{gd} を通じて、画素電極電位 V_a を常に負方向に変位させていることによる。この為画像信号配線と画素電極の電位は平均的に ΔV_g 異なり、この電位 (ΔV_g) が両電極間に直流成分として存在することになる。

17a、17b...17zは蓄積容量 C_s の共通電極、18a、18b...18zは液晶の対向電極である。本実施例では上記のように、蓄積容量及び対向電極が走査信号配線毎に分離して形成されており、第1及び第2の変調信号も各々の走査信号配線に対応して印加される。走査信号・変調信号のタイムチャートを第7図に示す。本図はN番目の走査信号配線と、N+1番目の走査信号配線に対する走査信号・変調信号を示している。変調信号・画像信号、及び $\Delta V^* \cdot V_{slg}$ の相互関係は、本質的には第2図と同等である。即ち、映像信号・変調信号の極性は1フレーム毎に反転する。

本実施例では、信号電圧の出力振幅を僅か2Vppで、黒から白までの全域を駆動できコントラストの良い表示が可能であった。なお、表示映像の輝度調整は変調信号の振幅 ΔV^* を変化させて行なった。

実施例2

上記実施例1に於て、第1の変調信号 $V_e(N)$ 、 $V_e(N+1)$ の負方向への変位を第7図点線のように

2段階に変化させた。即ち、当該TFTのオン期間に V_e 電位を一旦変化させ、TFTがオフ状態になって後、正方向への変位に比べ振幅の減少した負方向への変調信号を印加した。

本実施例では、第1の実施例の効果に加え、フリッカーが減少し更に駆動信頼性が増加した。

実施例3

第3の実施例の回路を第8図に、本回路に印加する電圧波形を第9図に示す。第8図に於て、21aは第1走査信号配線、21a'は第1走査信号配線に付属する蓄積容量の共通電極線、21zは最終の走査信号配線、21z'は最終の走査信号配線である。本実施例では、蓄積容量Csの共通電極を前段の走査信号配線を用いて形成した点が実施例1・2と異なる。従って、第1の変調信号を前段の走査信号配線に印加している。第9図に示すように、N+1番目の走査信号配線への走査が終了した後(遅れ時間 τ_d)、N番目の走査信号配線に印加された第1の変調信号と、N番目の走査信号配線に付属する対向電極に印加される第2

の変調信号 $V_t(N)$ の極性が反転する。

変調信号の極性反転は、N番目とN+1番目の走査信号配線に関し、及び奇偶フィールドに関し、重複して行なっても良いし、フィールドに關してのみ行うこともできる。第1の変調信号の正方向への電位変化量 $V_e(+)$ と負方向への電位変化量 $V_e(-)$ は各々独立に可変とした。電位変化量 $V_e(+)$ と $V_e(-)$ の絶対値を等しくすると、実施例1と同等の効果が、 $V_e(+)$ に比べ $V_e(-)$ を相対的に減少させ式(4)に合う駆動をすると実施例(2)と同等の効果をえた。

本実施例の効果は前記第1・2の実施例と同様であった。

実施例4

第4の実施例の回路を第10図に、本実施例で印加する電圧波形を第11図に示す。

本実施例では、走査信号配線に第1の変調信号が重複して印加される点は前記実施例3と同等であるが、対向電極が対応する走査信号配線毎に分割されておらず、表示装置全体にわたり同一電位

であること、及び、画素電極・対向電極間の電気的極性を1走査期間毎(1H)に変化させた点が前記の各実施例と異なる。第10図に於て22は走査駆動回路、25は映像信号駆動回路、26は第2の変調信号発生回路である。25a、25b、...、25zは画像信号配線である。第11図に於て $Ch(N) \cdot Ch(N+1)$ はN番目及びN+1番目の走査信号配線に印加される電圧波形を示す。 V_t は第2の変調信号、 V_{sig} は映像信号電圧波形を示す。又同図は液晶を交流駆動するため奇フィールドと偶フィールドでの電圧波形の相違(極性反転)をも示している

図の波形 $Ch(N) \cdot Ch(N+1)$ 中の高い波形 V_g が走査信号、その前後につながる矩形波が第1の変調信号 V_e である。 V_e の振幅は全走査信号配線にわたり同一電圧でその振幅を一定として制御した。但し、走査信号直後の図中の太い実線で示した電位 $V_{ge}(+) \cdot V_{ge}(-)$ のみはそれぞれ独立に制御した。従って、走査信号終了直後の第1の変調信号としては正方向の電位変化として $V_{ge}(-) - V_{ge}(+$

)、及び負方向の電位変化としては $V_{ge}(+) - V_{ge}(-)$ と定義される。又走査信号の印加時間 T_s は1走査期間未満で可変制御可能とした。こうして、次段 $\{Ch(N+1)\}$ の走査が終了した後、遅れ時間 τ_d 後に第1・第2の変調信号が印加された。

さて、本実施例の場合、 V_e は全ての走査信号配線に同相で共通に印加される。従って、前述の式(1)の第2項 $C_s V_e$ は $(C_s + C_{gd}) V_e = C_p V_e$ となる。これにともない式(3)は下式のようになる。

$$C_{gd} V_g + C_p V_e + C_{sd} V_{sig} = C_p V_t$$

$C_{sd} V_{sig}$ を無視できる場合、条件式(4)は以下の二つの場合に分かれる。即ち、

①走査信号 V_g が終了した直後では

$$V_e = (C_p V_t - C_{gd} V_g) / C_p \\ = V_t - V_g C_{gd} / C_p \quad \dots (4a')$$

②その他の場合では

$$V_e = C_p V_t / C_p = V_t \quad \dots (4b')$$

となる。

上記実施例のように走査信号が終了した後の、

$V_e(-) \cdot V_e(+)$ 電位を V_e と独立に制御すれば、条件(4a')・(4b')共に成立させることが出来る。

こうして、1走査期間毎に対向電極と画素電極の電位の極性を変化させる本実施例の場合に於いても、 $V_e(+)$ と $V_e(-)$ を V_e と独立に調整することにより、液晶の誘電率異方性の影響を補償し、且つ画像信号配線と画素電極間に発生するDC電位差を零にできる。(当然の結果として、画像信号配線に与える画像信号の平均電位と画素電極の平均電位は等しくなる。) こうして、フリッカー・画像メモリーの主な発生原因を除去し、駆動信頼性を向上させ、更に駆動電力を減少させることが出来た。又この場合には、階調制御性もきわめて向上する。

実施例5

実施例4に於いて、走査信号終了直後の電位 $V_{ge}(-) \cdot V_{ge}(+)$ を各々電位 $V_e(-) \cdot V_e(+)$ と等しくした。この場合、走査信号終了直後の1走査期間内は条件式(4)と一致しない駆動となるが、

満たさない。しかしながら第2の変調信号発生源を省略でき、省電力効果は大きい。また良好な画像を表示することが可能であり、本発明の目的をほとんどを満たすことが出来る。

実施例7

実施例4に於て第2の変調信号発生器28をコンデンサーで形成した。即ち、前記コンデンサーの一方の電極を対向電極に接続し、他方の電極を第1の変調信号発生器に接続した。但し、前記コンデンサーの容量としては、表示装置の対向電極と全ての画像信号配線間の容量より充分大きければよく、対向電極と他方の基板上の全電極間の容量ほど大きくなくてもよい。本構成によれば $V_e = V_t$ なる条件式(4b')を満たした駆動を行ない得る。更に、第2の変調信号発生器を特別に設ける必要がなく省電力効果も大きい。

実施例8

実施例7に於て、前記コンデンサーの一方の電極と接続された対向電極に更に前記コンデンサーとは並列に抵抗の一方の電極を接続し、抵抗の他

その他の表示期間では基本的条件式(4b)に従った駆動が出来る。例えば、走査線数が240本の場合では(4b)に従う期間は $238/240$ となり、殆ど全期間と考えるとよい。こうすることにより、表示装置としては電源出力の数を上記実施例4に比べて2個減少させ、且つ走査駆動回路の構成を簡略化できる。

こうして実施例4に比べて、より低消費電力で且つより低価格であるが、性能的にはほとんど変化のない表示装置を得ることが出来た。

実施例6

実施例4に於て、第10図の第2の変調信号発生器28の電位を浮動とした。即ち、対向電極をどこにも接続せず電位浮動の状態で駆動した。この場合、全ての走査信号線に印加される第1の変調信号 V_e が表示装置内部の静電容量を通じて対向電極にも現われる。表示装置内部には V_e と無関係な電位に保持される画像信号配線が有り、前記対向電極に現われる第2の変調信号の振幅は一般に V_e より小さく、前記条件式(4b')を正確には

方の電極を特定の電位に保持された電極に接続した。前記抵抗の抵抗値 R は、時定数 CR が変調信号の周期($1/H$)に比べ充分大きければよい。

実施例9

第1・第2の実施例に於て蓄積容量の共通配線17a、17b、・・・17zを共通に接続し、更に、対向電極の共通配線18a、18b、・・・18zを共通に接続した構成で、1走査期間毎に表示電極の極性を変化させる前記実施例4に類似した駆動を行なった。この場合内部DC電位差を零とすることは不可能であるが良好な画像表示を行い得る。

上記説明で明らかなように、本発明は以下の顕著な効果を有する。

先ず、第1にアクティブマトリックス表示装置の信号駆動回路の出力信号電圧を大幅に減少させ、もってアナログ信号を取り扱う同駆動回路の消費電力を減少させることが出来る。更に本発明をカラー表示に使用する場合にはクロマICの出力振幅をも減少させ同回路の省電力化も計れた。こう

して表示装置全体としての駆動電力の削減が可能となる。一方、上記出力信号電圧の振幅を減少させることは、益々表示の高密度化が要求され信号駆動回路が高周波化されねばならぬ今日、上記当該回路の製作をより容易とする、更に、信号増幅器の直線性のよい傾域を使用でき、表示品質の改善にもつながると言う副次的利点をも有する。

第2に表示画質を改善できた。実施例2・3のような1フィールド毎の交流駆動に於いても、フリッカーの発生原因を除去する事が出来た。また実施例4では、上記に加え表示輝度の均一化・階調表示性能の顕著な向上が見られた。

第3に、表示装置の信頼性が向上した。これは液晶の異方性・走査信号のCgdを通じた容量結合等により、従来は表示装置内に不可避免的に発生したDC電圧を除去したことによる。これらのDC電圧成分は各種の表示欠陥を誘発する原因であった。このDC電圧を除去したことにより、固定画像を表示した直後に発生する画像の焼付け現象が大幅に改善された。更に、式(4)に従った駆動

条件は液晶の誘電率異方性の影響を受けない。このことは表示装置を広い温度範囲で使用する場合等、誘電率そのものが変化してもその影響が現われず、安定した駆動が出来ることを意味する。

以上では、本発明を液晶表示装置を例に説明したが、本発明の思想は他の平板表示装置の駆動にも応用できる。

発明の効果

本発明によれば、表示装置の消費電力の低減・画質の改善・信頼性の向上を同時に達成でき、その工業的効果は大きい。

4. 図面の簡単な説明

第1図は本発明の原理を説明する為の要素構成を示す図、第2図及び第4図は第1図の基本構成に印加する電圧波形を示す図、第3図は液晶の透過光強度と印加電圧の関係及び本発明による電圧の効果を示す図、第5図は第1と第2の変調信号振幅の関係及び容量結合による画素電極の電位変化 ΔV^* を示す図、第6図は本発明の第1・第2・第6の実施例の装置の基本構成を示す図、第7図

は第1・第2の実施例の印加電圧波形を示す図、第8図は本発明の第3の実施例の装置の基本構成を示す図、第9図は第3の実施例の印加電圧波形を示す図、第10図は本発明の第4・第5の実施例の装置の基本構成を示す図、第11図は第4・第5の実施例の印加電圧波形を示す図である。


1・・・走査信号配線、2・・・画像信号配線、3・・・TFT、4・・・ゲート・ドレイン間容量、5・・・ソース・ドレイン間容量、6・・・ゲート・ソース間容量、7・・・液晶容量C_{lc}、8・・・蓄積容量C_s、V_{s(h)}・V_{s(l)}信号電圧の高・低電位、 ΔV^* ・・・容量結合による画素電極の電位変化、 ΔV_g ・・・走査信号の容量結合により画素電極に現われる電位変化、V_e・・・第1の変調信号、V_t・・・第2の変調信号、V_{sig}・・・信号電位、V_a・・・画素電極電位、V_{th}・・・液晶の光透過開始電圧、V_{max}・・・液晶の光透過の飽和電圧、11・20・22・・・走査駆動回路、12・24・・・映像信号駆動回路、13・・・第1の変調信号発生器、14・26・・・第2の変調信号発生器、15a・15b・

・・・15z・21a・21b・・・21z・・・走査信号配線、16a・8b・・・16z・25a・25b・・・25z・・・画像信号配線、17a・17b・・・17z・・・蓄積容量の共通配線、18a・18b・・・18z・・・対向電極の共通配線、Ts: 走査信号継続期間、 τ_d ・・・走査信号終了後変調信号が入力されるまでの遅れ時間、V_{ge(+)}・V_{ge(-)}・・・走査信号終了直後の第1の変調信号の電位、V_{e(+)}・V_{e(-)}: 第1の変調信号の電位。


代理人の氏名 弁理士 栗野重孝 ほか1名

- 1 ... 走査信号配線
- 2 ... 画像信号配線
- 3 ... T F T
- 4 ... ゲート・ドレイン間容量
- 5 ... ソース・ドレイン間容量
- 6 ... ゲート・ソース間容量
- 7 ... 液晶容量
- 8 ... 蓄積容量


第 1 図




第 2 図



第 3 図





第 4 図




第 5 図

オ2の汲出電圧 (V_c) 及び汲出電極の電位変化 (ΔV^*)




第 6 図


第 7 図




第 8 図



第 9 図



第 10 図



第 11 図

